この文書では入出力ボードにあるドットマトリクスディスプレイの制御方法について説明します.

 


1:概要

入出力ボードにある8個のドットマトリクスディスプレイは,7セグメントLEDと同様にダイナミック点灯方式で制御されており,垂直方向にある16個のLEDに表示するパターンをFPGAから32回送るようになっています.ただし7セグメントLEDよりやや複雑な制御を行っております.その一番の要因は32回送るとき,7セグメントLEDではそれぞれFPGAと制御されていましたが,ドットマトリクスディスプレイの場合にはFPGAの外部にあるシフトICを使っていることが挙げられます.各シフトレジスタはシリアルイン8ビットパラレルアウトになっており,それを4個使って32個の信号にしているのです.詳しくは後ほど説明します.

 


2:インタフェース

下にドットマトリクスディスプレイのインタフェースを示すとともに,各端子の説明を図の下にある表で示します.

DMDDiagram

端子名 入力/出力 バス幅 説明
COLUMN_ID 入力 5 IN_COLUMNを表示する列の番号です.左端が0,右端が31とします.
IN_COLUMN 入力 16 描画する垂直方向(列)のパターンです.作成する回路ではこの信号をあらかじめ設定しておくと,それを記憶しておきます.1にすると点灯,0にすると消灯します.
CLK 入力 1 クロック.ダイナミック点灯をするために用います.
IN_CLR 入力 1 表示(1'b0)/非表示(1'b1)します.
LOAD 入力 1 立ち上がりエッジでIN_COLUMNからの信号をCOLUMN_IDに表示します.
RESET 入力 1 この信号が1'b1のときリセットされます.
COLUMN_SEG 出力 4 4個のシフトレジスタのシリアルインと接続されており,同じくシフトレジスタに接続されているCOLUMN_CLKの立ち上がりエッジのタイミングで,COLUMN_SEGの信号をシフトレジスタは取り込みます.
OUT_COLUMN 出力 16 このドットマトリクスはダイナミック点灯方式を利用しており,目には見えませんが高速で1列ずつ描画しています.その1列のパターンを表しているのがこの信号です.
COLUMN_CLK 出力 1 4個のシフトレジスタのクロックに接続されています.
OUT_CLR 出力 1 ドットマトリクスディスプレイを表示する(1'b0)か非表示(1'b1)にするか出力します.

 


3:外部回路構成

下に示す回路図はDMDに関係する回路図です.上部にPNP型トランジスタがあり,これで32列のLEDをON/OFFしています.その下側に8個のドットマトリクスディスプレイがあります.右側には行を制御する3ステートバッファ(74541)トランジスタアレイ(TD6208)があり,右下には3ステートバッファによりハイインピーダンスにすることができるスライドスイッチがあります.なお,3ステートバッファにはもうひとつハイインピーダンスにすることができる信号はFPGAと接続されています.最後に,下側には列を制御するシリアルインパラレルアウトの8ビットシフトレジスタ(74164)があります.

WholeDMD

PDF版はこちらからダウンロードできます.

動作の流れを簡単に説明します.ここでは1列分のパターンを表示することを例とします.

表示する列を指定するには,回路図の下側にあるシフトレジスタ(SR)の中の1個だけから1個だけLow,他をすべてHighにした信号を出します.これらの信号は回路図上側にあるPNP型トランジスタに接続されており,このトランジスタのエミッタに3.3[V]が接続されていますから,Lowにしたトランジスタのみを列だけが点灯し,それ以外の列は消灯します.

1列分の信号をFPGAから3ステートバッファを介してトランジスタアレイに接続しています.このトランジスタアレイはNPN型であり,ベースをHighにするとドットマトリクスディスプレイからの電流をグランドへ流すことができます.

以上のように,1列のパターンを変えつつ,かつシフトレジスタ(SR)にクロックを与えていけば,残像現象でパターンが表示されたように人間の目には見えます.ただし,SRとドットマトリクスディスプレイが順番に並んでいないため,順番を変換する必要があります.


4:ピンアサイン

ピンアサインを下表で示します.この表をもとにISE WebPACKのPlanAheadでピンを割り振ってください.なお,この表にはドットマトリクスディスプレイとは別に,スイッチ類のピン番号も掲載しておきます.

端子の役割 回路図上の名称 FPGAのピン番号 信号の種類 ポート名
上から1行目 ROW0 P79 LVCMOS33 OUT_COLUMN[0]
上から2行目 ROW1 P80 LVCMOS33 OUT_COLUMN[1]
上から3行目 ROW2 P83 LVCMOS33 OUT_COLUMN[2]
上から4行目 ROW3 P82 LVCMOS33 OUT_COLUMN[3]
上から5行目 ROW4 P85 LVCMOS33 OUT_COLUMN[4]
上から5行目 ROW5 P84 LVCMOS33 OUT_COLUMN[5]
上から7行目 ROW6 P87 LVCMOS33 OUT_COLUMN[6]
上から8行目 ROW7 P81 LVCMOS33 OUT_COLUMN[7]
上から9行目 ROW8 P75 LVCMOS33 OUT_COLUMN[8]
上から10行目 ROW9 P78 LVCMOS33 OUT_COLUMN[9]
上から11行目 ROW10 P64 LVCMOS33 OUT_COLUMN[10]
上から12行目 ROW11 P74 LVCMOS33 OUT_COLUMN[11]
上から13行目 ROW12 P61 LVCMOS33 OUT_COLUMN[12]
上から14行目 ROW13 P66 LVCMOS33 OUT_COLUMN[13]
上から15行目 ROW14 P62 LVCMOS33 OUT_COLUMN[14]
上から16行目 ROW15 P67 LVCMOS33 OUT_COLUMN[15]
左から1~8列目を
制御するSRの
シリアルイン
COLUMN_SEG0 P97 LVCMOS33 COLUMN_SEG[0]
左から9~16列目を
制御するSRの
シリアルイン
COLUMN_SEG1 P92  LVCMOS33 COLUMN_SEG[1]
左から17~24列目を
制御するSRの
シリアルイン
COLUMN_SEG2 P55 LVCMOS33 COLUMN_SEG[2]
左から25~32列目を
制御するSRの
シリアルイン
COLUMN_SEG3 P46 LVCMOS33 COLUMN_SEG[3]
すべてのSRに
つながっているクロック
COLUMN_CLK P99 LVCMOS33 COLUMN_CLK
点灯/消灯 DMD_CLR1 P100 LVCMOS33 OUT_CLR
トグルスイッチ1 SW1 P98 LVCMOS33 IN[0]
トグルスイッチ2 SW2 P93 LVCMOS33 IN[1]
トグルスイッチ3 SW3 P95 LVCMOS33 IN[2]
トグルスイッチ4 SW4 P88 LVCMOS33 IN[3]
トグルスイッチ5 SW5 P59 LVCMOS33 IN[4]
トグルスイッチ6 SW6 P58 LVCMOS33 IN[5]
トグルスイッチ7 SW7 P57 LVCMOS33 IN[6]
トグルスイッチ8 SW8 P41 LVCMOS33 IN[7]
トグルスイッチ9 SW9 P40 LVCMOS33 IN[8]
トグルスイッチ10 SW10 P38 LVCMOS33 IN[9]
トグルスイッチ11 SW11 P48 LVCMOS33 IN[10]
トグルスイッチ12 SW12 P47 LVCMOS33 IN[11]
トグルスイッチ13 SW13 P45 LVCMOS33 IN[12]
トグルスイッチ14 SW14 P44 LVCMOS33 IN[13]
トグルスイッチ15 SW15 P43 LVCMOS33 IN[14]
トグルスイッチ16 SW16 P56 LVCMOS33 IN[15]
トグルスイッチ17 SW17 P51 LVCMOS33 IN[16]
トグルスイッチ18 SW18 P50 LVCMOS33 IN[17]
タクトスイッチ SW22 P101 LVCMOS33 RESET
発振器 CLK P94 LVCMOS33 CLK

 


5:内部信号

ドットマトリクスディスプレイを制御するには,下記の内部信号が必要となります.

名称 reg/wire ビット幅 個数 初期値 備考
COLUMN_SEG reg 4 1 4'b0000 ポート宣言の信号をregにしている.
DRAWING_COLUMN_PATTERN reg 16 1 16'b0000_0000_0000_0000 描画している列のパターン
DRAWING_COLUMN_ID reg 5 1 5'b0000 描画している列のID.
PATTERN1 reg 16 8 別記 左から1~8列目のパターン
PATTERN2 reg 16 8 別記 左から9~16列目のパターン
PATTERN3 reg 16 8 別記 左から17~24列目のパターン
PATTERN4 reg 16 8 別記 左から25~32列目のパターン
DISPLAY_STATUS reg 1 1 1'b0 表示の状態.0:非表示,1:表示
DIVIDED_CLK wire 1 1 - 分周したクロック

上記以外に,制御変数としてinteger型のiとjがあります.

初期状態で8個のドットマトリクスディスプレイに下記のように表示することにします.

長野高専
電子情報

左端1列がPATTERN1[0]で表現され,その列から右側に進むにつれてPATTERN1[1],[2]…[7],PATTERN2[0],…,PATTERN3[7]となります.1列を表すPATTERNx[y]は16ビットであり,最上位ビットが下,最下位ビットが上になります.従いまして,パターンとPATTERN1~PATTERN4の関係は下の図のようになります.

NaganoKosen

 

上の図をもとに,PATTERN1~PATTERN4を初期化すると下のようになります.

initial
begin
	PATTERN1[0] = 16'b00000110_00010000;
	PATTERN1[1] = 16'b00111010_01010000;
	PATTERN1[2] = 16'b00101111_01111111;
	PATTERN1[3] = 16'b00111111_01010101;
	PATTERN1[4] = 16'b01101011_00110101;
	PATTERN1[5] = 16'b01111110_01010001;
	PATTERN1[6] = 16'b01000110_01010000;
	PATTERN1[7] = 16'b00000000_00000000;
	PATTERN2[0] = 16'b00001000_01011111;
	PATTERN2[1] = 16'b00001001_01010101;
	PATTERN2[2] = 16'b01001001_01111111;
	PATTERN2[3] = 16'b01111101_01011111;
	PATTERN2[4] = 16'b00001011_01001001;
	PATTERN2[5] = 16'b00001001_01111101;
	PATTERN2[6] = 16'b00001000_00011011;
	PATTERN2[7] = 16'b00000000_00000000;
	PATTERN3[0] = 16'b00000110_01110010;
	PATTERN3[1] = 16'b01111111_00010010;
	PATTERN3[2] = 16'b00001000_01111110;
	PATTERN3[3] = 16'b01111010_01011011;
	PATTERN3[4] = 16'b00101111_01111110;
	PATTERN3[5] = 16'b01111010_00010010;
	PATTERN3[6] = 16'b00001000_01110010;
	PATTERN3[7] = 16'b00000000_00000000;
	PATTERN4[0] = 16'b00010100_00010010;
	PATTERN4[1] = 16'b00111110_00010010;
	PATTERN4[2] = 16'b01110111_00111110;
	PATTERN4[3] = 16'b00111110_01011111;
	PATTERN4[4] = 16'b01011111_01111110;
	PATTERN4[5] = 16'b00101001_00010010;
	PATTERN4[6] = 16'b01011011_00010010;
	PATTERN4[7] = 16'b00000000_00000000;
end

次に各信号を説明します.

DRAWING_COLUMN_PATTERN:ある時点で描画している1列のパターンを表しています.従って,PATTERN1[0]~[7],PATTERN2[0]~[7],PATTERN3[0]~[7],PATTERN4[0]~[7]のいずれかということです.

DRAWING_COLUMN_ID:ダイナミック点灯方式では,1列ごとにパターンを表示していきます.このときの列を表すのがこの信号です.すべてで32列あるため,この信号は5ビット(=0~31)となっています.0が左端の列,31が右端の列です.

DISPLAY_STATUS:7セグメントLEDを制御した時と同様に,ドットマトリクスディスプレイを制御するときにも隣り合う列を同時に表示させないため,列の切り替え時に消灯を行うことにしています.そのための信号がDISPLAY_STATUSです.この信号が1のときには点灯し,0のときには消灯するようにしています.

DIVIDED_CLK:FPGAボードにはマスタクロックとして40[MHz]の発振器が備えられていますが,ドットマトリクスディスプレイをダイナミック点灯させるには速すぎます.そこで,およそ10[kHz]に分周したクロックを使うことにします.このクロック信号がDIVIDED_CLKです.DIVIDED_CLKはシフトレジスタのクロック(COLUMN_CLK)としても使用されます.


6:FPGAに作成する回路の構成

ここでは作成する回路の概略を示します.

  • IN_CLRもしくはRESETがHigh(=押された)のときにOUT_CLRをHigh(=非表示)にします.
  • およそ10[kHz]に分周し,その信号をDIVIDED_CLKとします.
  • COLUMN_CLKをDISPLAY_STATUSとつなげます.
  • LOADが立ち上がる,もしくはRESETボタンが押されたとき,次の動作をする回路を作成します.
    • RESETボタンが押されていたら,パターンを初期状態にします.初期状態にするには,PATTERN1~4に初期信号を入れればよいです.
    • RESETボタンが押されていなかったら,つまりLOADが立ち上がったら次の動作をする回路を作成します.
      • もしCOLUMN_IDの上位2ビットが0であったら,PATTERN1[y]にIN_COLUMNを代入します.このときのyは,COLUMN_IDの下位3ビットです.
      • もしCOLUMN_IDの上位2ビットが1であったら,PATTERN2[y]にIN_COLUMNを代入します.このときのyは,COLUMN_IDの下位3ビットです.
      • もしCOLUMN_IDの上位2ビットが2であったら,PATTERN3[y]にIN_COLUMNを代入します.このときのyは,COLUMN_IDの下位3ビットです.
      • もしCOLUMN_IDの上位2ビットが3であったら,PATTERN4[y]にIN_COLUMNを代入します.このときのyは,COLUMN_IDの下位3ビットです.
  • 1列のパターン(OUT_COLUMN)と描画している列パターン(DRAWING_COLUMN_PATTERN)とをつなげます.
  • 周波数がおよそ10[kHz]のクロックの立ち上がりエッジが現れたら,表示状態(DISPLAY_STATUS)を表示なら非表示,非表示なら表示にします.
  • 周波数がおよそ10[kHz]のクロックの立ち下がりエッジが現れたら,次の動作をする回路を作成します.
    • DISPLAY_STATUSが表示状態なら,次の動作をする回路を作成します.
      • 描画する列番号(DRAWING_COLUMN_ID)をインクリメントします.
      • もし描画する列番号が0~7であったら,描画している列パターンをPATTERN1[y]にします.ここでyはDRAWING_COLUMN_IDの下位3ビットをColumnConvert関数で列番号を変換したものとします.
      • そうではなく,もし描画する列番号が8~15であったら,描画している列パターンをPATTERN2[y]にする.ここでyはDRAWING_COLUMN_IDの下位3ビットをColumnConvert関数で列番号を変換したものとします.
      • そうではなく,もし描画する列番号が16~23であったら,描画している列パターンをPATTERN3[y]にする.ここでyはDRAWING_COLUMN_IDの下位3ビットをColumnConvert関数で列番号を変換したものとします.
      • そうではなく,もし描画する列番号が24~31であったら,描画している列パターンをPATTERN4[y]にする.ここでyはDRAWING_COLUMN_IDの下位3ビットをColumnConvert関数で列番号を変換したものとします.
      • 以上ですべての列番号を網羅したのでIF文を終了します.
      • もしDRAWING_COLUMN_IDが31のとき,左端から1列目から8列目までのドットマトリクスディスプレイを制御するシフトレジスタに0を入力し, それ以外のシフトレジスタには1を入力します.
      • そうではなく,もしDRAWING_COLUMN_IDが7のとき,左端から9列目から16列目までのドットマトリクスディスプレイを制御するシフトレジスタに0を入力し, それ以外のシフトレジスタには1を入力します.
      • そうではなく,もしDRAWING_COLUMN_IDが15のとき,左端から17列目から24列目までのドットマトリクスディスプレイを制御するシフトレジスタに0を入力し, それ以外のシフトレジスタには1を入力します.
      • そうではなく,もしDRAWING_COLUMN_IDが23のとき,左端か259列目から32列目までのドットマトリクスディスプレイを制御するシフトレジスタに0を入力し, それ以外のシフトレジスタには1を入力します.
      • それ以外の場合にはすべてのシフトレジスタに1を入力します.
    • そうでない(DISPLAY_STATUSが非表示状態)なら,DRAWING_COLUMN_PATTERNを16'b0000_0000_0000_0000にします.
  • 3ビットのパラメラSRCを持ち,3ビットの戻り値であるColumnConvert関数を次のように作成する.
    • SRCが3'b000なら3'b111を返します.
    • SRCが3'b001なら3'b110を返します.
    • SRCが3'b010なら3'b001を返します.
    • SRCが3'b011なら3'b010を返します.
    • SRCが3'b100なら3'b000を返します.
    • SRCが3'b101なら3'b100を返します.
    • SRCが3'b110なら3'b101を返します.
    • SRCが3'b111なら3'b011を返します.

次にColumnConverter関数について説明します.下の図は左から1列目から8列目を制御するシフトレジスタです.右側がパラレル出力であり,それらのうち一番上が最下位ビット,一番下が最上位ビットとなっています.下の図のように,一番上の端子にはcolumn7が接続されており,次にcolumn6,1と続いていきます.このため,クロックをシフトレジスタに与えても,順番にシフトしてはくれません.そこでColumnConverterで列の入れ換えをしているのです.他のシフトレジスタも同じような順番にアサインされていますから,8ビットずつこの関数で変換します.なお,なぜこのようになっている理由は,回路パターンを引き回す上でこちらの方がうまく引き回せたからです.

ShiftRegister

以上でドットマトリクスディスプレイを制御する回路の説明を終わります.

JSN Teki is designed by JoomlaShine.com