Xilinxでは各種サンプルコードを提供しており,これを参考にすれば思い通りのシンセサイズをしてくれます.逆に言えば,少しでもシンセサイザーの意に沿わないコードを書くとおかしな回路を生成してしまいます.この文書はサンプルコードを得る方法について述べます.


動作環境

下に動作環境とサンプルの例を示します.

  • IDE : ISE WebPACK 14.7
  • デバイス : Spartan-6
  • 作成する回路 : シングルポートのRAM

サンプルコードの取得

まず,ISE WebPACKを起動したのち,[Edit]⇒[Language Template]を選択します.

01

 

次にサンプルコードを選択します.今回はVerilogでブロックRAMを利用したシングルポートRAMのサンプルを示します.下図のように,[Verilog]⇒[Synthesis Constructs]⇒[Coding Examples]⇒[RAM]⇒[Single Port]⇒[Byte-wide Write Enable]⇒[No charge Mode w/ 4-bit write enable (recommanded for Vertex-6, Spartan-6 and newer)]を選択します.

02

 

ISE WebPACK右側にサンプルコードが現れますのでこれをコピーし,オレンジの下線で示した個所に信号名を記入してください.

03

JSN Teki is designed by JoomlaShine.com